本篇文章2814字,读完约7分钟

sicMOSFET被认为有助于实现非常高速的开关速度,大幅降低电力电子行业在电力转换过程中的能量损失。 但是,由于一直以来流传的功率半导体封装的制约,在实用上并不一定能够全部发挥sic部件的潜力。 本文首先介绍以前流传的软件包的局限性,然后介绍使用更好的软件包格式带来的好处。 最后,展示了采用图腾柱( totem-pole )拓扑的3.7kw单相pfc的封装改善效果。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

功率器件以前流传的封装形式造成的开关性能限制

to-247n (图1 )是最广泛使用的功率晶体管历来流传的封装形式之一。 如图1左侧所示,该器件的各引脚中存在寄生电感分量。 图1右侧是非常简单典型的栅极驱动电路的例子。 由这些图可知,主电流开关电路中加入漏极引脚和源极引脚的电感分量,这些电感导致设备断开时产生过电压。 这是因为,为了使过电压的数值满足漏极-源极技术规格的要求,需要限制设备的开关速度。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

图1 :功率元件的传统封装及其寄生电感

栅极端子和源极端子的寄生电感是栅极驱动电路的一部分,这是因为在驱动mosfet时需要考虑这部分的电感。 另外,该部分的电感也有可能在与栅极驱动电路中的寄生电容之间振荡。 mosfet接通后,id增加,同时在源极端子的电感( ls )中产生电动势) vls )。 栅极端子中流过电流( ig ),同时栅极电阻) rg )导致电压下降。 由于这些电压包含在栅极驱动电路中,所以mosfet导通所需的栅极电压降低,导通速度变慢。 参照图2。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

图2 :芯片内的vgs因ls而下降(导通时) )

解决这种问题的方法之一是使用具有驱动源针脚的功率设备封装。 通过搭载将源极端子和栅极驱动环路分离的驱动器源极引脚,可以消除导通时的源极电感( ls )对栅极电压的影响,不会因电压下降而降低导通速度,因此可以大幅降低导通损失。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

通过to-263-7 l来改善开关性能[/s2/ ]

除 to-247-4L封装外,吉卜赛人还开发了使用to-263-7l表贴封装,使分立sic mosfet产品的阵容更加丰富。 使用to-263-7l封装后,如图3所示,可以进行sic mosfet源极端子的开尔文连接。 如图所示,与栅极驱动相关联的部分和主电流路径不再共享主源极侧的电感ls。 这是因为这样可以加快设备的导通速度,减少损失。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

图3:to-263-7l表贴封装及其寄生电感

使用 to-263-7L封装的另一个优点是,漏极引脚和源极引脚的电感远远小于to-247n封装。 因为漏极引脚的接合面积大,另外源极引脚可以并联连接多个短引脚而构成,这样可以降低封装的电感( ld或ls )。 为了量化新封装形式对零件性能的改善度,比较了使用两种不同封装的同一sic mosfet芯片接通/断开时的开关动作(图4 )。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

图4:1200 v/40米和Omega; sic mosfet的开关动作比较

/ h/(至247 n:SCT 3040千升、至263-7l:SCT 3040千瓦7、vds=800v伏) )

接通时的开关过渡曲线表示,使用3针封装( to-247n )的sct3040kl的开关速度受到限制。 其原因之一是,源极引脚的电动势会导致比较有效的栅极电压下降,电流变化时间变长,导通损耗增加。 另一方面,使用具有驱动源的表贴封装( to-263-7l )的sct3040kw7,可以降低导通损耗,因此电流变化时间非常短。 另外,由于寄生电感减少,使用该to-263-7l封装的sic mosfet的关断损失也比to-247n封装小,因此关断时的di/dt变得非常高。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

下图表示两种封装引起的开关损耗与开关电流的关系。 显然,to-263-7l封装器件导通速度的提高有助于开关损耗的降低,特别是在大电流区域的效果更为明显。

图为1200v/40m&omega,使用了to-247n封装和to-263-7l封装; sic mosfet的开关损耗比较

【栅极驱动电路:采用反射镜箝位( mc )和浪涌箝位用的肖特基势垒二极管) sbd】

如上述比较数据所示,通过具有能够连接到栅极驱动环路的驱动器源极引脚、能够降低寄生电感的封装,器件性能得到发挥,特别是在大电流区域中得到更好的发挥。 因此,在相同开关频率下的设备的总损耗更小; 另外,如果降低损耗不是首要目标,也可以提高设备的开关频率。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

新的表贴包装产品系列

前述的1200v/40mω 另外,罗姆人的产品系列中还包括额定电压分别为650v和1200v的to-263-7l封装sic mosfet产品。 (表1 )。 另外,符合汽车电子产品可靠性标准的车载级产品也在计划中。

表1: to-263-7l封装的沟槽sic mosfet系列

表贴包装sic mosfet对车载充电器( obc )的适用性( )。

在本论文中,将3.7kw单相pfc的电路作为应用例,说明通过安装sic mosfet可以实现的性能。 该功率级单相pfc可以用作单相3.7kw车载充电器的输入电平,也可以用作11kw车载充电系统的组成部分。 在后者的情况下,通过用开关矩阵组合3个单相pfc,可以进行单相驱动或最大11kw的三相驱动。 该应用例的框图如图6所示。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

图6 :由多个3.7千瓦的功率因数校正( PFC )组成的11kw obc框图

图7包含几个适用的pfc电路拓扑。 一直以来流传的升压pfc的输入端子中存在二极管整流电路,其效率的提高有限。 无桥pfc和图腾柱pfc可以减少二极管整流电路,降低总传导损耗。 需要注意的是,两相自由桥pfc可以实现高效率,但其缺点是各臂只能在一半的输入周期内采用。 这是因为该各器件的峰值电流和电流的比较有效值之比,即所谓的峰值因子变高,功率半导体上的功率循环压力变大。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

图7 :单相pfc的概念图

图腾柱pfc有两种不同的类型。 最简单的类型只有mosfet个和2个二极管。 二极管在低频下开关,因此选择正向电压降低的器件。 另一方面,由于mosfet的体二极管用于换流,因此选择体二极管特性优异的器件是重要的。 另外,sic mosfet等新型宽带隙半导体中配备了支持硬开关的主体二极管。 这是因为它非常适合这种APP。 最后,如果想要获得尽可能优异的性能,可以使用sj mosfet等有源开关代替低频开关二极管,进一步降低损耗。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

为了展示图腾柱pfc可以实现的一些性能,进行了模拟。 在模拟中,使用了to-263-7l封装的650v/60mω 验证了sic mosfet的开关损耗测量值。 假设开关频率为100 khz,对高频侧臂和低频侧臂的半导体损耗进行了建模。 在低频桥臂的情况下,开关损耗的影响极小,但这是60mω 产品的导通损失。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

模拟结果如图8所示。 由图可知,最大效率为98.7%,出现在公称输出的60%附近。 这个阶段的其他损失没有建模。 当然,为了全面分解,不仅要考虑控制电路和栅极驱动电路,还需要考虑电感和其他无源元件的损失。 但是,很明显,在采用650v sic mosfet的图腾柱pfc中,能够实现高性能的pfc电路。

“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

图8 :仅考虑半导体损耗的图腾柱pfc的推算效率

(vin=230v、vout = 400v、fsw = 100 khz、高频侧臂: sct3060aw7、低频侧臂: 60mΩ; 产品)

在本论文中,确认了sic mosfet使用具有驱动源极引脚的低电感的表贴封装所带来的性能特性。 研究结果表明,特别是在大电流条件下,由于栅极环不受di/dt和源极自旋感引起的电压降的影响,使用该表贴封装的产品导通损耗大幅降低。 封装电感的整体减小还会加速sic mosfet的截止速度。 这两个优点大大减少了设备开/关时的开关损耗。 系统中,图腾柱pfc使用的rds(on )为60mω 的650v sic mosfet的情况下的转换效率超过了98%,有利于实现非常紧凑的设计。 因为这对于车载充电器等车载APP开发来说可以说是很重要的一点。 有关越来越多吉卜赛人的sic mosfet新闻,请参见Rohm /产品/ sic -电源设备sic mosfet

来源:企业之窗

标题:“使用具有驱动器源极引脚的低电感表贴封装的SiC MOSFET”

地址:http://www.qsxsj.cn/qykx/2430.html